검색어 입력폼

<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

저작시기 2008.10 |등록일 2009.06.29 워드파일MS 워드 (doc) | 28페이지 | 가격 3,000원

소개글

우선 에이쁠 받은 레포트임은 확실하구요^^
전혀 도움 안되셧다면 책임지겠습니다 ㅎㅎ
VHDL 에 관한 전반적인 내용이해가 가실겁니다 소스도 포함 ^^

목차

Pre Report
1. 실험 목적
2. 실험 이론지식 VHDL 이란 무엇인가.
2-1> VHDL
2-2> VHDL의 기본 숙지사항
2-2> VHDL의 설계단위 정리
3. 실험 이론지식 BCD code / Excess-3 code 의 정의
4. 실험 이론 지식 Mealy machine for the serial code converter
5. <Assignment 1> BCD-to Excess-3 code converter on Spartan B/D

1) Project 생성후 New Source Wizard 설정
2) VHDL coding 후 SAVE 및 Syntax check
3) Assign Package Pins 에서 pin 할당
4) Synthesize – XST (논리소자 합성하기) 와 Implementatiom Design 수행
5) Test Bench 수행하여 VHDL 코드 작성
6) Behavioral simulation(Functional simulation) 과 Timing simulation 수행
7) bit 파일 생성 및 에뮬레이션

7. 참고문헌

본문내용

1. 실험 목적
이번 실험에서는 VHDL 언어에 대한 정확한 이해를 도모하고, Xilinx ISE 9.2i를 이용하여 BCD코드를 Excess-3코드로 변환시키는 변환기를 VHDL 로 coding 하는 것이다. Assignment 1에서는 일반적인 순서에 의해서 Behavioral VHDL Model을 작성하고 Test bench도 작성하여 Simulation 상태를 확인한다.
Assignment 2에서는 Dataflow Model를 사용하여 실습을 진행해보자.

2. 실험 이론 지식 - VHDL 이란 무엇인가.
2-1> VHDL
VHDL을 알기 이전에 HDL이란 언어에 대해서 알아보자. HDL(Hardware Description Language) - 하드웨어 기술 언어로써 공인된 표준 하드웨어 설계 언어이다. 또한 CPLD/FPGA등 소규모 설계에서 ASIC등 대규모 시스템 설계까지 폭넓게 사용하고 있다. HDL의 종류는 다음과 같다.

* HDL의종류
▶VHDL : 미 국방성 중심으로 개발 (표준). 대학 기관에 의뢰하여 제작 됨.
▶ Verilog HDL : Verilog 언어로 개발. Verilog 언어 사용자들은 손쉽게 개발 가능.
▶ ABEL HDL : Data I/O 사에서 개발. 새로운 기능을 추가하여 출시하였으나 VHDL에서 이러한 기능들을 수용해버림
▶ AHDL : ALTERA 사에서 개발.

* 회로도와 HDL의 차이점.
회로도 HDL
입력 숙련도 필요 Text로 간단히 입력
논리식 Bool 대수 사용 연산자 사용
회로변경 수정시 대대적인작업 Code 수정 & 재합성
이해도 설계자 이외에 이해X 다양한 주석으로 이해가 쉽다
호환성 제조사에 종속 모든 제조사의 Tool에 호환

참고 자료

김재철. {ISE를 이용한 VHDL 및 FPGA 실습}. 홍릉과학출판사, 2008.
M. Morris Mano . { Digital Design }. 사이텍미디어, 2002.
다운로드 맨위로