검색어 입력폼

고주파 증폭 회로

저작시기 2008.11 |등록일 2009.06.18 한글파일한컴오피스 (hwp) | 5페이지 | 가격 1,500원

소개글

3학년 2학기 실험 내용으로 워드로 직점 작성하고 책 그림을 스캔해서 작성하였습니다
피스파이스 역시 직접 짜고 시뮬돌려서 첨부했습니다.
보고서 점수 만점받은 레포드입니다.

목차

1. 목 적
2. 이 론
3. 실험계기 및 부품
4. 실 험 방 법
5. 참 고 문 헌
6.Pspice 회로&결과

본문내용

1. 목 적
저주파 실험에서 고찰했듯이 결합 커패시터와 바이패스 커패시터가 증폭도를 저하시키는 커다란 요인이 되었다. 그러나 고주파에서 이들은 아무런 영향도 끼치지 않고 단지 단락된 회로의 역할을 한다. 본 실험에서는 이러한 특성을 고찰하고 이해하고자 한다.

2. 이 론
트랜지스터 증폭기의 고주파 응답은 다음 절차에 따라 구할 수 있을 것이다.
1. 모든 직류 전원들을 제거한다.
2. 모든 커패시터들을 단락 회로로 대체한다.
3. 트랜지스터를 그것의 고주파 소신호 모델로 대체한다.
4. 고주파 소신호 등가 회로를 해석하여 증폭기의 전달 함수와 극점들을 구한다.
5. 구해진 전달 함수와 극점들을 이용하여 보드 선도를 그린다.

단계 1,2, 그리고 3을 거치고 나면, 그림 21.2(a)의 소신호 등가 회로가 얻어질 것이다.
그림 21.2(a)의 고주파 등가 회로를 해석하여 고역쪽의 3-dB 주파수 wH를 구하려고 할 때, 우리는 다음의 몇 가지 방법을 이용할 수 있을 것이다. 첫 번째 방법은 개방-회로 시정수 법을 이용하는 것이다. 두 번째 방법은 밀러의 정리를 이용하여 Cgd를 게이트와 접지 사이의 입력 등가 커패시턴스로 대체하는 것이다. 이 방법을 이용함으로써, 우리는 이 증폭기의 고주파 특성이 무엇 때문에 제한되는지를 직관적으로 알 수 있을 것이다.

참고 자료

전자회로 생능출판사 김동식저
다운로드 맨위로