검색어 입력폼

논리회로 설계-Stop watch설계

저작시기 2008.05 |등록일 2008.12.03 한글파일한컴오피스 (hwp) | 3페이지 | 가격 2,000원

소개글

논리회로 설계-Stop watch설계 -실험자료입니다

목차

Lab 2-2 논리회로설계 - 스톱워치 설계

본문내용

시뮬레이션의 전체적인 모습을 나타낸 것으로 중간에 STRSTP에 한주기를 줌으로써 잠시 멈췄다가 다시 동작됨을 확인하여 볼 수 있다. 이로써 STRSTP를 이용하여 정지와 시작을 조절할 수 있으며, 이는 반전 신호로 사용이 가능함을 말한다. 이밖에도 그림으로 첨부 돼 있지는 않지만 CLR 신호 인가 시 값이 초기화 되며, RESET 신호가 인가되거나 STWATMODE가 LOW값을 가지면 스톱워치부의 모든 기능은 초기화된다.

참고 자료

없음
다운로드 맨위로