검색어 입력폼

회로망정리의 검증

저작시기 2008.03 | 등록일 2008.10.28 한글파일 한컴오피스 (hwp) | 5페이지 | 가격 500원

소개글

1. 실험목적
회로망 해석시 자주 TM이는 중첩의 정리, 테브낭-노튼의 정리, 밀만의 정리 및 상반정리 등을 실험을 통해 검증해 본다.

목차

1. 실험목적

2.실험기기
1) D.C 전원장치
2) 전압계
3) 전류계

3. 관련이론

본문내용

1)노튼의 정리

어떠한 구조를 갖는 능동 회로망도 그 임의의 두 단자 a, b 외측에 대해서는 이것을 등가적으로 하나의 전류전원에 하나의 임피던스가 병렬 접속된 것으로 대치할 수 있으며 여기서 등가 전류원은 원회로망의 단자 a,b를 단락시켰을 때 이곳을 흐르는 전류, 즉 단락전류와 같고, 또 병렬접속 등가 임피던스는 능동회로부 내의 모든 전원을 제거한 후 단자 a,b에서 회로측을 향한 임피던스값과 같다.

노튼의 정리
컨덕턴스 G를 구하기 위한 등가회로를 만든다.

2)태브낭의 정리

회로망의 모든 가지의 전류와 전압은 키르히호프의 법칙으로 구할 수 있다. 그러나 회로망의 어느 특정한 한 가지의 전류와 전압만을 구할 경우 키르히호프의 법칙을 적용하면 특정가지 이외의 다른 모든 가지에 대해서도 KVL 및 KCL의 연립방정식을 풀어야 함으로 매우 번잡하다. 이러한 번거러움을 탈피하기 위해서 관심의 대상인 사지 이외의 부분을 순차적으로 단순화하여 하나의 전압전원과 임피던스의 직렬연결로 등가화 하여 손쉽게 처리할 수 있는 테브난 정리가 았다.

테브냉의 정리
다음의 회로처럼 등가회로를 만들어 합성저항을 구할수 있다.개방단의 저항은 모든 에너지원이 작동하지 않도록,전압원은 단락하고 전류원은 개방하여 구한다.

참고 자료

없음
다운로드 맨위로