검색어 입력폼

논리설계실험 chap03 mux설계

저작시기 2008.03 |등록일 2008.10.26 한글파일한컴오피스 (hwp) | 16페이지 | 가격 1,000원

소개글

VHDL를 이용한 mux설계 레포트

목차

1. Introduction
2. Problem Statement
3. Implementation
4. Result
5. Conclusion & Evaluation

본문내용

Introduction
Multiplexer의 역할을 이해하고 설계한다.
- Case 구문을 이용하여 2x1의 MUX를 설계
- 2x1을 이용하여 7개의 MUX를 이용하여 8x1 MUX 구현 설계
- Case 구문만으로 8x1 MUX 구현 설계
- If-then-else 구문으로 8x1 MUX 구현 설계
Simulator 과정 중에 생기는 오류를 분석하고 수정하여 올바른 결과 값을 얻는다.
- Testbench 를 직접 작성하여 Simulator로 입, 출력 signal을 확인

Problem Statement

What is `MUX` ?
- MUX는 n개의 선택 선을 인가하여 2n개의 정보 중 하나를 통과 시키는 역할을 한다.
- 소수의 채널이나 선로에서 다수의 정보를 보내려고 할 때 만약에 한 번에 동시에 두 개의 정보가 흘러가면 정보 간 충돌이 일어나 제대로 된 정보를 전달해 줄 수 없게 될 것이다. 이 때 선택 선으로 제어를 하면서 한 채널에 다수의 정보를 순차적으로 보낼 수 있을 것이다.

( 실 습 1 )
- Case 구문을 이용하여 2x1 MUX를 이용하여 8x1 MUX를 구성 하여라.

▶ 2x1 MUX를 이용 ( Component 선언, Case 이용 )
▶ Input I0, I1
if) S=0이면 output = I0, S=1이면 output = I1
▸ 따라서 Entity에는 port를 적어주어야 하므로, Input 2개, Select Input 1개 총 3개의 input을 가진다. 그 중 하나를 선택하여 그대로 나올 한 개의 output이 필요하다.

참고 자료

없음
다운로드 맨위로