검색어 입력폼

VHDL코드를 이용한 MUX and DEMUX 구현(multiplexer and demiltiplexer)

저작시기 2008.05 |등록일 2008.09.23 워드파일MS 워드 (doc) | 18페이지 | 가격 2,000원

소개글

VHDL 설계실험Ⅲ
MUX and DEMUX
목 차
실험 목적
실험 도구
이론 및 프리랩
실험 목적
이번 실험은 MUX와 DEMUX에 대해 상세하게 알아보고, Xilinx프로그램을 활용하여 VHDL코드로 2x1 MUX와 74LS138 1x8 DEMUX구현하는 것이다.
실험 도구
personal computer, Xilinx ISE 9.2i program, Spartan-3 Board, JTAG cables
이론 및 프리랩
PRELAB
Describe the MUX and DEMUX in details
Design a 2x1 MUX
describe its input output signals
describe its functional behaviors
write VHDL codes
refer to in the textbook
make a input/output pin assignment
use onboard 4 slide S/Ws and 1 LED
use onboard 4 slide s/ws and 8 LEDs
write an test bench for testing the DEMUX
refer to in the textbook.
Do a simulation
1. Describe the MUX and DEMUX in details
(1) 멀티플렉서
멀티플렉서 (이하 먹스, MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 연결하는 일종의 데이터 선택기(switch or selector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 ....

(2) Demultiplexer
디멀티플렉서 (이하 디먹스, DEMUX)는 먹스와 반대의 기능을 한다. 즉 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로가 된다.
회로의 원리는 74LS138의 logic diagram 과 function table
2. Design a 2x1 MUX
- Describe its input output signals
2x1 MUX의 입력은 i0와 i1의 두개의 bit이고, 출력은 Z이고 1bit이다. 2x1 MUX는 2개의 입력신호중 하나를 선택하여 출력으로 보내는데 출력은 출력선택신호 Sel에 의해 선택된다.
- Describe its functional behaviors
동작은 신호 sel=0이면 and게이트 U1(i0과 Not Sel의 2input AND gate)의 출력으로 신호 i0가 출력되고, and 게이트 U2(i1과 Sel의 2input AND gate)의 출력은 0이 된다. - write VHDL codes
refer to in the textbook
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
............................

목차

실험 목적
실험 도구
이론 및 프리랩

본문내용

실험 목적
이번 실험은 MUX와 DEMUX에 대해 상세하게 알아보고, Xilinx프로그램을 활용하여 VHDL코드로 2x1 MUX와 74LS138 1x8 DEMUX구현하는 것이다.
실험 도구
personal computer, Xilinx ISE 9.2i program, Spartan-3 Board, JTAG cables
이론 및 프리랩
PRELAB
Describe the MUX and DEMUX in details
Design a 2x1 MUX
describe its input output signals
describe its functional behaviors
write VHDL codes
refer to in the textbook
make a input/output pin assignment
use onboard 4 slide S/Ws and 1 LED
write the test bench for the 2x1 MUX
in the textbook will be helpful.
Do a simulation
Design 74LS138 1x8 DEMUX
Look up 74LS138 in the TTL databook
http://focus.ti.com/lit/ds/symlink/sn74ls138.pdf
describe its input output signals
reduce the 3 enable inputs to only one
describe its functional behaviors
write VHDL codes for 74LS138
refer to in the textbook
make a input/output pin assignment
use onboard 4 slide s/ws and 8 LEDs
write an test bench for testing the DEMUX
refer to in the textbook.
Do a simulation
1. Describe the MUX and DEMUX in details
(1) 멀티플렉서
멀티플렉서 (이하 먹스, MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 연결하는 일종의 데이터 선택기(switch or selector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그 먹스와 디지털 먹스가 있다. 다음은 2개의 입력 A와 B 중에서 하나를 선택하여 출력 Y에 연결하는 2x1 (2 input, 1
output) 먹스의 회로, 논리식, 그리고 진리표이다.
2개의 AND 게이트는 선택입력 S를 이용해 2개의 입력 데이터 A, B 중 하나를 선택하는 기능을 하고, OR 게이트는 선택된 입력의 값을 출력으로 전달하는 기능을 하게 된다. 이 회로를 확장하여 선택 핀과 데이터 입력을 늘리게 되면 4x1, 8x1, 16x1 등의 먹스를 만들 수 있다.
다음은 4x1 먹스의 회로도이다. 2개의 선택입력 S0, S1을 이용해 4개의 입력원 D0, D1, D2, D3 중 하나를 선택하여 그 값을 출력 Y로 보낸다.
IC로 만들어진 MUX는 다음과 같다.
※ single는 1개, dual은 2개, quad는 4개, hex는 6개를 의미한다.
(2) Demultiplexer
디멀티플렉서 (이하 디먹스, DEMUX)는 먹스와 반대의 기능을 한다. 즉 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로가 된다.
회로의 원리는 먹스와 마찬가지로 입력 D를 어떤 AND 게이트로 선택하는가에 따라 4개의출력 중 하나로 나오게 된다. 주목할 사실은 2진 디코더가 DEMUX의 역할을 동시에 한다는 점이다. 2진 디코더의 nOE 핀을 데이터 입력 D핀으로 사용하면 DEMUX가 된다.
IC decoder로 구현한 디먹스는 다음과 같다.
74LS138의 logic diagram 과 function table
2. Design a 2x1 MUX
- Describe its input output signals
2x1 MUX의 입력은 i0와 i1의 두개의 bit이고, 출력은 Z이고 1bit이다. 2x1 MUX는 2개의 입력신호중 하나를 선택하여 출력으로 보내는데 출력은 출력선택신호 Sel에 의해 선택된다.

참고 자료

ISE를 이용한 VHDL 및 FPGA 실습
공학박사 김재철
홍릉과학출판사
다운로드 맨위로