검색어 입력폼

[전자회로 실험 ][결과] 실험1 - 연산증폭기 특성.hwp

저작시기 2008.04 |등록일 2008.04.06 한글파일한글 (hwp) | 8페이지 | 가격 2,000원

소개글

<실험 결과>
시뮬레이션 결과 포함
실험 사진 포함
이론 포함

목차

<실험 결과>
1. 연산증폭기의 이득 (반전 증폭기)
2. 비반전 증폭기
3. 입력 바이어스 전류
4. 출력 옵셋 전압
5. 슬루율
<오차분석>
<질문>

본문내용

이 실험은 반전 연산 증폭기의 이득(gain)을 구하는 실험이다. 반전 증폭기는 입력전압이 반전 단자에 연결되며 부귀환 회로를 포함하도록 구성되어 있다. 이론적으로 반전 연산 증폭기의 이득은 이고 위상은 반대이다.
실제 실험에서는 주어진 저항 값에 딱 맞는 저항이 없어서 10kΩ의 저항을 직렬, 병렬로 조합하여 실험 하였다.
실험 결과는 위 표1와 같다. (빈칸은 실험하는 도중 function generator, prove, oscilloscope 등의 고장과, 실험 시간 등의 한계로 생략 하였다.) 표의 출력 부분을 보면 입력에 대한 이론값에 대해 2%정도의 오차 만 보이는 것을 확인할 수 있다.
아래는 실험 결과에 대한 사진이다.
: 일 때의 결과 이다. 모두 입력전압이 2.96V이상의 전압이 출력되었음을 확인할 수 있다. 즉 gain 1임을 의미하며 이는 이론적인 식 의 조건에도 부합된다. (각각의 gain 값은 표 1에 있다)
: < 일 때의 결과 이다. 입력전압 2.96V보다 오히려 작은 전압이 출력되었음을 확인할 수 있다. 즉 gain 1임을 의미하며 이는 이론적인 식 의 조건에도 부합된다. (각각의 gain 값은 표 1에 있다)
- 만약 gain이 커서 이론상 외부전압보다 큰 전압이 출력되어야하는 경우에는 외부전압에서 더 이상 증가 하지 못하고 출력전압이 잘리는 saturation이 일어난다. 그러나 이 실험 회로에서는 이 역시 Op-amp 의 nonideal한 상태 때문에 걸어준 외부 전압보다 약간 더 낮은 전압에서 일어나게 된다.
다운로드 맨위로