검색어 입력폼
평가점수A

MOS Common Source Amplifier

저작시기 2007.09 |등록일 2008.04.04 한글파일한글 (hwp) | 6페이지 | 가격 1,000원

목차

§ 실험목적

§ 실험부품 및 사용기기

§ 이론요약
(1) 이상적인 DC 전류원 부하 공통 소스 증폭기
(2) 전류거울로 된 전류원 부하 공통 소스 증폭기

§ 실험순서

§ 예상결과(p-spice)

본문내용

§ 실험목적
∙ 능동부하(Active Load)를 사용한 MOS 공통소스(Common source) 증폭기 회로의 증폭 이득을 측정해본다.
∙ 출력파형의 일그러짐에 대해 토론한다.
§ 실험부품 및 사용기기
1 0-15V 직류 전원공급장치 1 신호발생기
1 브레드 보드 2 저항 10MΩ, 10KΩ
1 DMM 2 캐패시터 0.1uF
1 오실로스코프 1 MOS CD4007
§ 이론요약
(1) 이상적인 DC 전류원 부하 공통 소스 증폭기
1. 어떤 증폭기의 전압이득을 최대로 하기 위해서는 소신호 저항 값이 무한대인 이상적인 DC 전류원을 부하로 사용하면 된다. 이 경우의 전압이득을 그 증폭기의 고유 전압이득(intrinsic voltage gain)이라고 부른다.
2. 공통소스 증폭기으 최대 전압이득인 고유 전압이득을 계산하기 위해 그림 2-1(a)와 같이 이상적인 DC 전류원을 부하로 가지는 회로를 고려한다. MOSFET이 포화 영역에서 동작할 때 저주파 소신호 등가회로 모델은 그림 2-1(b)와 같다.
(2) 전류거울로 된 전류원 부하 공통 소스 증폭기
1. 그림 2-2(a)는 PMOS 전류거울로 된 전류원을 부하로 사용하는 CMOS 공통소스 증폭기 회로이다. Q1, Q2가 둘 다 포화 영역에서 동작할 때 저주파 소신호 등가회로 모델은 그림 2-2(b)와 같다. 이 등가회로는 앞에서 나온 DC 전류원 부하 공통 소스 증폭기의 경우와 유사하며, 단지 Q2의 출력저항 개2가 Vo에 병렬로 추가된 점이 다르다.

2. 이 등가회로로부터, 저주파 소신호 전압이득 Av를 계산하면 다음 식으로 표시된다.

<보충>
저항부하 대신 active load 사용
Active load: current source 회로
저항부하에 비해 장점: ① chip 면적을 줄임
② 소신호 부하 저항 증가로 소신호 전압이득 증가

참고 자료

대학 강의 실험 교재(교내자체재작자료)
다운로드 맨위로