검색어 입력폼

비동기 및 동기 카운터

저작시기 2007.10 |등록일 2008.03.13 한글파일한글 (hwp) | 17페이지 | 가격 2,000원

소개글

비동기 및 동기에 관한 /.....

목차

1. 실험 목적
2. 관련 이론 (basic logic gate)
3. 가상실험 및 실험결과
4. 검토 및 결론

본문내용

1. 실험 목적

☞ 비동기 및 동기 카운터의 구성 및 동작원리 이해

☞비동기 및 동기 타운터 TTL IC 에 대한 사용법 터득


2. 관련 이론 (basic logic gate)



☞ JK 플립플롭:
JK플립플롭은 RS플립플롭과 T플립플롭을 결합한 것이다
입력은 J,K두개로서,각각 RS플립플롭의 S,R과 마찬가지의 역확을한다
T플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다.

☞ 검토 및 문제점 분석

동기식 카운터는 비동기식 카운터와는 달리, clock신호가 모든 플립플롭에 동시에 인가되기 때문에, 비동기식 카운터에서 발생되는 전달지연시간이 없다. 하지만, 여기서 비동기식회로에서 단지 clock신호만 동시에 인가되면 제대로 된 counter가 될 수 없다. J-K 플립플롭을 사용해서 만든 counter회로에는 toggle을 일으켜서 count시키기 때문에, 여기서 문제가 발생하는 것이다. clock 신호가 동시에 인가가 되고, 모든 플립플롭의 J와 K에 똑같이 1이 들어간다면, 첫 번째와 두 번째 까지의 플립플롭은 제대로 된 출력파형을 발생시키지만, 세 번째 플립플롭에서부터 counter회로에서는 적당하지 않는 파형이 발생하게 된다. 이것은 toggle시키는 부분인 J와 K의 입력신호에 문제가 생긴 것인데, 이것을 보완하기 위해서 동기식 카운터에서는 이전의 플립플롭의 결과들을 모두 AND gate를 거쳐서 다음단의 J와 K의 입력신호로 주어진다.
다운로드 맨위로