검색어 입력폼

논리회로 실험 (증폭기의 주파수 응답) 실험에 대한 내용, 사진, 그래프를 모두 첨부한 만점레포트

저작시기 2008.09 |등록일 2008.02.28 한글파일한글 (hwp) | 34페이지 | 가격 3,000원

소개글

전자공학- 논리회로실험 증폭기의 주파수 응답에 관한 결과 레포트 입니다.

33장의 분량이며, 자세한 설명과 깔끔한 구성으로 수식과 도표 그래프 오실로스코프

PSPICE사진을 모두 첨부해놓았고, 만점 받은 레포트 입니다.

여러분께 도움이 되었으면 좋겠습니다.

목차

실험 4-1-1 : DC blocking capacitor 의 영향
트랜지스터 증폭기의 저주파 응답
1)트랜지스터 증폭기의 설계
2)DC blocking capacitor 의 영향


실험 4-1-2 : AC bypass capacitor 의 영향
!)AC bypass capacitor의 영향
AC bypass capacitor의 영향

실험 4-2 : 연산 증폭기의 주파수 응답
실험 4-2-1 : 비반전 증폭기의 주파수 응답
비반전 연산 증폭기의 주파수 응답

실험 4-2-2 : 2단 비반전 연산증폭기의 주파수 응답
2단 비반전 연산 증폭기의 주파수 응답 구하기

실험 4-3 : PSPICE를 이용한 트랜지스터 증폭기의 주파수 응답
실험 4-3-1 : PSPICE를 이용한 이미터 공통 트랜지스터 증폭기의 주파수 응답
실험 4-3-2 : PSPICE를 이용한 베이스 공통 트랜지스터 증폭기의 주파수 응답
실험 4-3-3 : PSPICE를 이용한 컬렉터 공통 트랜지스터 증폭기의 주파수 응답

본문내용

실험 4-1 : 트랜지스터 증폭기의 저주파 응답
1) 실험 4-1-1 : DC blocking capacitor 의 영향
(1) 트랜지스터 증폭기의 설계
<회로 1. DC blocking 및 bypass capacitor 의 영향을 알아보기 위한 증폭기 회로>
(2) DC blocking capacitor 의 영향 : = 100μF, = 0μF
측정 결과 = 100μF 인 경우에는 DC blcoking capacitor의 영향에 의해서 캐패시
터 앞 뒤의 전압의 차이가 없음을 알 수 있다.
(진폭과 위상차는 눈에 안보일 정도로 없다.)
하지만 주파수가 1Mhz일 경우를 테스트 해 보았는데 이 경우에는 캐패시터 앞 뒤의
전압에 진폭차이와 위상차이가 생기는 것을 알 수 있다. 이는 주파수가 고주파일 경우
캐패시터의 임피던스가 약해지기 때문에 발생하는 현상이다.
위의 실험을 PSPICE로 시뮬레이션 한 결과는 아래와 같다. ( = 100μF인 경우)
① 10Hz일 때 : 위상차 거의없음, 진폭차 약 5mV 정도
② 100Hz일 때 : 위상차 없음, 진폭차 약 1mV 정도
③ 1kHz 일 때 : 위상차 없음, 진폭차 없음.
④ 10kHz일 때 : 위상차 없음, 진폭차 없음.
⑤ 100kHz일 때 : 위상차 없음, 진폭차 없음.
(3) DC blocking capacitor 의 영향 : 만 1μF로 바꾸고 실험을 반복한다.
실험을 하면서 주파수에 따른 캐패시터 양단의 전압차이를 살펴본 결과, 주파수가 커질수록
한 쪽의 입력전압에 따른 다른쪽의 출력전압의 Gain은 점점커져 1이 됨을 알 수 있다.
즉, 캐패시터는 High Frequency Pass Filter로 작동하는 것을 알 수 있었다.
- 위의 실험을 PSPICE로 시뮬레이션 한 결과는 아래와 같다.
① 10Hz일 때 : 위상차 약간 존재, 진폭차 약 5mV 정도
② 100Hz 일 때 : 위상차 없음. 진폭차 1mV 정도
③ 1kHz 일 때 : 위상차 없음. 진폭차 없음.
④ 10kHz 일 때 : 위상차 없음, 진폭차 없음. 그리고 파형이 왜곡된 것을 볼 수 있음.
⑤ 100kHz 일 때 : 위상차 없음, 진폭차 없음, 파형의 왜곡 관찰.
다운로드 맨위로