검색어 입력폼

충북대 전기전자공학 디지털실험 16장 예비보고서

저작시기 2007.09 |등록일 2008.02.18 한글파일한글 (hwp) | 5페이지 | 가격 1,000원

소개글

충북대 전기전자공학 디지털실험 16장 예비보고서

목차

목 적
원 리
예비 보고서고,
1. 직렬 전송에 대해 설명하시오.
2. 병렬 전송의 원리를 설명하시오.
3. <그림 16-4> 회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고,

본문내용

실험 16. 직렬/병렬 상호 변환
목 적
데이터의 직렬 -->병렬, 병렬 --> 직렬로 변환하는 방법과 전송에 대해 이해한다.
원 리
정보가 한 번에 한 비트씩 전송되고 조작될 때 디지털 시스템이 직렬모드로 동작한다고 한다. 한 레지스터에서 다른 레지스터로 한 번에 한 비트씩 이동시킴으로써 정보를 전송할 수 있다. 이것은 레지스터의 모든 비트를 한꺼번에 전송하는 병렬 전송과는 대조적이다.
레지스터 A에서 B로의 정보의 직렬전송은 <그림 16-1>에 나타낸 것처럼 쉬프트 레지스터를 이용하여 수행한다. 레지스터 A의 직렬 출력은 레지스터 B로 전송되는 동안에 0을 받아들인다. 물론, 레지스터 A는 다른 2진 정보를 되돌려 보내기 위해 직렬 출력을 직렬 입력에 연결하면 된다. 레지스터 B의 초기내용은 제 3의 쉬프트 레지스터를 사용하지 않는 한 레지스터 B의 직렬 출력을 통해 잃어 버리게 된다. 쉬프트 제어 입력은 레지스터가 이동될 횟수와 시기를 결정하게 되는데, 이것은 쉬프트 레지스터 제어가 작동될 때만 클럭 펄스를 통과시켜 주는 AND게이트를 가지고 수행할 수 있다.
각 쉬프트 레지스터가 4개의 단계를 갖는다고 가정하자. 전송을 감시하는 제어 장치는 쉬프트 제어 신호를 통하여 4개의 클럭펄스의 고정된 시간동안 쉬프트 레지스터를 동작시키도록 설계되어야 한다. 이것은<그림 16-1>의 타이밍도처럼 쉬프트 제어신호는 클럭과 동기화 되어 펄스의 음의 전이 후에 값은 변화하게 된다. 다음 4개의 펄스는 작동 상태에 있는 쉬프트 제어를 발견하여 레지스터의 C입력에 연결된 AND게이트의 출력이 4개의 펄스를 만들어 낸다. 이러한 펄스의 양의 전이는 양쪽 레지스터의 쉬프트를 초래한다. 4개의 펄스이후에 쉬프트 제어는 클럭의 음의 전이 동안에 0으로 되돌아가고 쉬프트 레지스터가 정지된다.
쉬프트 이전 레지스터 A의 2진 내용이 1011이고 레지스터 B는 0010 라고 가정하자. A에서 B로의 직렬 전송은 네 단계동안 일어난다. 처음 펄스에 의해 A의 가장 오른쪽 비트는 Bdml 가장 왼쪽 비트로 이동되고 A의 가장 왼쪽 비트는 직렬 입력으로부터 0으로 받아들인다. 동시에 A 와B의 다른 모든 비트들은 오른쪽으로 한 위치씩 이동 된다.
다운로드 맨위로