검색어 입력폼

충북대학교 전기전자공학 디지털실험 6장 예비

저작시기 2007.09 |등록일 2008.02.18 한글파일한글 (hwp) | 7페이지 | 가격 1,000원

소개글

충북대학교 전기전자공학 디지털실험 6장 예비

목차

목적
원리

본문내용

실험 6. 4비트 산술논리회로와 시뮬레이션
목 적
1. ALU(Arithmetic Logic Unit)의 기능과 구조를 이해한다.
2. MyCAD의 사용법을 익힌다.
3. MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.
원 리
1. ALU의 기능과 구조
ALU는 산술 연산회로와 논리 연산회로로 나누어진다.
산술연산은 <표 6-1>과 같이 가산, 감산, 증가, 감소 등의 8가지 기능을 수행한다.
이를 위한 회로는 <그림 6-1>의 MUX 와 ADDER로 구성된다. 이들 기능은 선택간자 S1, S0 및 Cin에 의해 선택된다. 먼저 S1과 S0의 값에 따라 MUX에 의해 출력 Y(B, B`, 0, 1)의 값이 결정되고, ADDER에 의해 출력 D(Cin+A+Y)가 결정된다. 4비트 산술 연산회로는 <그림 6-2>와 같이 구성된다.
<그림 6-1> 1비트 산술 연산회로의 구조

또한, 논리 연산은 선택단자 S1과 S0의 값에 의해 <표 6-2>와 같은 AND, OR, XOR, 보수
의 기능을 수행한다. 이를 위한 회로는 <그림 6-3>과 같은 구조로 구성된다.

2. 논리 연산회로 시뮬레이션
본 실험에서는 논리 연산회로의 동작 확인을 위하여 논리 연산회로 시뮬레이션을 한다.시뮬레이션은 MyCAD을 이용하여 수행한다.
① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.
② MyCAD의 schematic tool을 이용하여 논리 연산회로를 설계하고, MySim을 이용하여 입력신호를 인가하고 시뮬레이션하여 얻은 출력에 대해 설계한 논리 회로의 주어진 기능이 올바로 동작되는지를 검증한다. <그림 6-4>에서 전가산기의 회로를 설계하여 시뮬레이션 결과를 보여준다. 입력 Cin, A1, B1을 인가하여 얻은 출력 SUM, Cout을 확인하여 올바른 전가산기의 동작을 하는 것을 확인한다.
다운로드 맨위로