검색어 입력폼

[공학기술]디지털 시스템 설계 3장 연습문제(일부)

저작시기 2007.01 |등록일 2007.06.11 한글파일한글 (hwp) | 8페이지 | 가격 3,000원

소개글

디지털 시스템 설계 3장 연습문제 입니다.PCS(충북대)교수님과목입니다.
VHDL 코드와 웨이브폼 포함

목차

P3.1 Derive the truth table for the following circuits.
P3.2 derive the boolean function directly from the circuits in problem P3.1
P3.3 Draw the circuit diagram that implements the following truth tables
3.4 draw the circuit diagram that implements the following expressions.
P3.5 Draw the circuit diagram that implements the following Boolean functions using as few basic gates as possible, but without modifying the equation.
P3.8 Design a circuit that inputs a 4-bit number. the circuit outputs a 1 if the input number is greater than or equal to 5. Otherwise, it out 0.
P3.10 Construct the following circuit. The circuit has five input signals and one ouput signal.
P3.19 Convert the following circuit as is to use only 2-input NOR gates.
P3.20 Convert the following full-adder circuit to use only eleven 2-input NAND gates.
P3.21 Perform a timing analysis of the circuit shown in Figure 3.9(e) to see that the circuit does not produce any glitches.
P3.31 write the fuction that eliminates the static hazard(s) in the function.
P3.35 Write the complete behavioral VHDL code for the Boolean functions in Problem P3.4
중략..

본문내용

P3.1 Derive the truth table for the following circuits.
(d)
P3.2 derive the boolean function directly from the circuits in problem P3.1
(d) F=( ( ( a XOR c ) OR ( a NAND b NAND c ) ) ⊙ b )

P3.21 Perform a timing analysis of the circuit shown in Figure 3.9(e) to see that the circuit does not produce any glitches.
d0과 d1이 모두 1일 때, s가 1에서 0으로 변하면서 not gate의 딜레이를 지나게 된다.
그러면 sd1에는 0과 1이 들어가기 때문에 0이 출력이 되고,
sd0는 not gate의 딜레이 동안 s 입력이 0이 유지가 되기 때문에 sd0는 0이 된다.
이 둘만 OR 게이트에 연결해주면 순간 0이 출력이 되게 되는데,
d1d0를 추가함으로써 둘 다 1일 때는 d1d0에서 계속 1을 유지해주기 때문에 1이 계속 유지가 되어
글리치가 발생하지 않는다.
다운로드 맨위로