검색어 입력폼

[공학]JFET 공통 소스 증폭기를 구성하여 증폭기의 특성 및 동작 원리를 실험을 통하여 이해

저작시기 2007.01 |등록일 2007.06.08 한글파일한글 (hwp) | 6페이지 | 가격 500원

목차

1.목적
2.장비
3.이론 및 시뮬레이션
☛ 공통 드레인 증폭기(source follower)
☛ 공통 게이트 증폭기
☛ CS Amp 시뮬레이션
☛ CS Amp 시뮬레이션 결과
☛ CG Amp 시뮬레이션
☛ CG Amp 시뮬레이션 결과

본문내용

☛ 공통 드레인 증폭기(source follower)

그림 4-1(a)와 같은 드레인 공통(common-drain)혹은 소스 팔로우어(source follower) 회로는 쌍극 에미터 팔로우어 접속의 JFET 변환으로 생각할 수 있다. 실제 전압 이득 또한 전혀 위상 반 전이 없고 1보다 더 작으며 회로의 입력 저항은 크고 출력 저항은 소스 공통 접속보다 작다.


그림 4-1 공통 드레인 증폭기






만일 출력이 소스 단자로부터 얻어지면 출력과 입력 사이에는 위상 반전이 없고 출력 전압의 진폭은 입력 전압의 진폭보다 작아진다. 교류 전압이득은 다음과 같이 결정될 수 있다. 게이트 전압 VGS는

VGS = Vi - Vo

Vo = IdRs 이고 Id = gmvgs이므로 위의 방정식은

VGS = Vi - IdRs = Vi - (gmvgs)Rs

그래서 증폭기 전압이득은

Ao = =
=

rm = 1 / gm
Ao = = =

RS가 rm과 비교하여 크게 만들어짐에 따라 전압 이득은 반전되지 않고 1보자 작은 것처럼 보인다. 증폭기 입력 저항은

Ri = RG

한편 출력 저항은 장치 교류저항 rm과 병렬은 전원 바이어스 RS이다.

Ro = RS ∥ rm
다운로드 맨위로