검색어 입력폼

[공학]연산 증폭기 ( OP-Amp )의 원리와 OP Amp를 이용한 회로 조사,동상 모드 제거율(CMRR)에 대해

저작시기 2007.01 |등록일 2007.06.03 한글파일한글 (hwp) | 16페이지 | 가격 2,000원

목차

1. 연산 증폭기 ( OP-Amp )
1) 연산 증폭기 ( Operational Amplifier )란?
2) OP-Amp의 구성
3) 이상적인 OP-Amp의 조건


2. 동상 모드 제거율 ( CMRR, Common Mode Rejection Ratio)

3. 연산 증폭기의 활용
1) 차동 증폭기
2) 가산기
3) 감산기
4) 적분기와 미분기
5) 필터 회로
① 1차 저역 통과 필터
② 1차 고역통과필터
③ 대역통과 필터
6) 전압 비교기
7) Voltage follow 회로
8) 구형파 및 삼각파 발생기
9) 그 외의 회로도


4. 참고 문헌

본문내용

1.연산 증폭기 ( OP-Amp )

[그림 ] OP-Amp 회로의 도식 기호
1) 연산 증폭기 ( Operational Amplifier )란?
바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)로서 원래 아날로그 컴퓨터에 서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 (+) 및 (-) 2개의 입력 단자를 가지며, 1개의 출력 단자를 갖는다.
OP-Amp는 높은 이득을 갖는 직류 증폭기로, 전형적으로 20,000 ~ 1,000,000배 범위의 출력 이득을 갖는다. 음(-) 입력은 반전 입력(Inverting input)이라고 하고, 양(+)입력은 비반전 입력(Noninverting input)이라고 한다.

2) OP-Amp의 구성
① 차동 증폭기 (Differential Amplifier)
입력 단계로, 항상 입력신호 간 차에 대해서만 OP-Amp가 응답하도록 되어 있다. 또한 차동 증폭기는 오직 차동 입력전압만 증폭하고 양쪽 입력의 공통 신호에 대해서는 영향을 받지 않는다. 이것을 공통모드 제거...
② 전압 증폭기 (Voltage Amplifier)
전압 증폭기는 높은 이득을 갖으며, 이 단계는 몇 개의 달링턴 트랜지스터로 구성되어 있고, 200,000 또는 그 이상의 전압 이득을 제공하며 대부분의 OP-Amp 이득을 공급한다.

③ 출력 증폭기 (Output Amplifier)
출력 증폭기는 전형


2. 동상 모드 제거율 ( CMRR, Common Mode Rejection Ratio)
CMRR (Common Mode Rejection Ratio, 동상 모드 제거율)은 차동전압이득(differential voltage gain)과 동상전압이득(common mode gain)의 비를 나타내며(GDM/GCM), 크면 클수록 양호한 특성을 나

참고 자료

,http://cad.kyungpook.ac.kr/micro/opamp/op-detail.html
http://www.phys.ualberta.ca/~gingrich/phys395/notes/node99.html
http://en.wikipedia.org/wiki/Operational_amplifier
http://analog.postech.ac.kr/3.Class/1.Classes/07_332/exp05.pdf
http://scitec.jeonju.ac.kr/~jskim/mechaclass/mechaclass1/1%20(4).pdf
다운로드 맨위로