검색어 입력폼

[공학]PLL (Phase Locked Loop)

저작시기 2007.05 |등록일 2007.05.23 파워포인트파일MS 파워포인트 (ppt) | 28페이지 | 가격 3,500원

소개글

위상고정루프 발표 자료입니다.

목차

없음

본문내용

PLL의 역사는 1932년 de Bellescize 에 의해 소개된 이후 오 랜 시간이 지난 1976년부터 처음 채택이 되었음

현재 거의 모든 시스템에서는 이 PLL 방식이 없이는 구현이 불가능 (Impossibility) 할 정도로 널리 사용되어 지고 있음

PLL은 다음 그림과 같이 PFD(Phase Frequency Detector), CP(Charge Pump), LF(Loop Filter), VCO(Voltage Controlled Oscillator) 세 부분으로 나누어진다. N-Divider가 들어가 있지만 이것은 회로의 필요에 따라 Frequency를 Multiplying하기 위한 용도로 Phase Locking에 반드시 필요한 것은 아니다.

Voltage에 따라서 Frequency가 변하므로 input-output 의 Linearity 가 무엇보다 중요함
output을 input과 함께 feedback하여 phase locking 하는 system이기 때문에 무엇보다 stability가 중요함

Cg의 전압 레벨이 Vref보다 작아지게 되면 comparator 출력이
반전이 되어 Mgp는 ON되고 Cg는 discharging 하게 됨

Cg의 Voltage가 Vref보다 크면 Mgp를 OFF하게 되고
Charging하게 됨

Cg의 전압레벨의 최저크기는 Vref 보다 약간 작아지게 되고, 그 Vref와의 차이는 곧 feedback loop의 delay와 관련이 있다.

comparator의 출력은 항상 Vref~Vdd사이의 값만을 가진다.

Charging current는 VI conveter출력

Vctl = 0V 일 때 최대 Frequency를 가짐

Maximum Frequency = 140.845Khz
Vctl = 1.09V 일 때 최소 Frequency를 가짐
다운로드 맨위로