검색어 입력폼

[공학기술]CMOS VLSI 설계의 원리(H.E.Weste)

저작시기 2007.01 |등록일 2007.04.02 파워포인트파일MS 파워포인트 (ppt) | 19페이지 | 가격 2,000원

소개글

CMOS VLSI 설계의 원리(H.E.Weste)
5장 세미나 자료 입니다.

목차

5.5 클럭
5.5.1 클럭화된 시스템
5.5.2 래치와 레지스터
5.5.3 시스템 타이밍
5.5.4 셋업시간과 홀드시간

5.6 입출력 구조들
5.6.1 전반적인 구성
5.6.2 VDD과 Vss 패드
5.6.3 출력패드
5.6.4 입력패드
5.6.5 3상 양방향 패드
5.6.6 기타의 패드들
5.6.6 기타의 패드들
5.6.7 ECL과 저전압 스위칭 패드

본문내용

5.6.3 출력패드

주어진 용량성 부하를 구동함에 있어서 적절한 상승과 하강 시간을 얻기 위해서 충분한 구동 능력을 가져야 함⇒ 내부회로에 인가되는 부하를 감소시키기 위해서 일반적으로 버퍼를 사용함
입출력 구조에서는 대형 트랜지스터가 사용되어 입출력 전류가 높기 때문에 래치업이 발생하기 쉬움
⇒ 래치업은 과도상태가 VDD를 초과하거나 VSS아래로 떨어질 때 발생
⇒ n형과 p형 트랜지스터를 분리하고 전원 레일에 적절한 보호고리를 가지게
레이아웃을 함
(출력 트랜지스터들이 두 배의 보호고리를 가져야 함)
다운로드 맨위로