검색어 입력폼

7-2 bjt bias(voltage divider bias and collector-feedback bias).hwp

저작시기 2007.01 |등록일 2007.03.23 한글파일한컴오피스 (hwp) | 10페이지 | 가격 1,500원

소개글

bjt bias(voltage divider bias and collector-feedback bias)

목차

없음

본문내용

1. voltage divider bias
(1) 근사 해석법
전압 분배 바이어스 회로의 주된 이점은 에미터 전류를 고정하기 위하여 단지 하나의
바이어스 전원을 사용한다는 점이다. 따라서, 에미터 바이어스 회로와 마찬가지로 β의
영향은 작으며, 저항 양단에서 전압강하는 단지 하나의 전원만 사용하므로 작게 된다.
즉 가 에미터 바이어스 회로에 비하여 β값에 훨씬 덜 의존한다.
따라서, 그림 9-1의 회로에서 이고 는 보다 단지 =0.6V만큼만 낮아진다.
이 회로에서 IE를 결정하는 요소는 의 저항값이다.
= = = 20V
= = = 4V
=4V-0.6V=3.4V
==1㎃
≒=1㎃
==1㎃×10㏀=10V
=-=24V-10V=14V
==3.4V
==4V
=14V-3.4V=10.6V
=14V-4V=10V
=10㎂

위의 해석에서는 베이스 전류 가 매우 작다고 가정하여 근사적으로 회로 내의 전압을
계산하였다.
그러나 실제로 회로 내에서 베이스 전류가 흐르므로 이 전류의 흐름은 양단 전압강하를
증가시키고 양단 전압강하를 감소시키게 되므로 실제 회로 내의 전압은 달라지게 된다.
따라서 회로 내 정확한 전압값은 테브닌의 정리를 사용하여 계산하여야 한다.

참고 자료

없음
다운로드 맨위로