검색어 입력폼

Network-on-Chip(NoC) Topology

저작시기 2006.11 |등록일 2007.01.02 한글파일한글 (hwp) | 15페이지 | 가격 2,000원

소개글

약 20여편의 논문과 원서를 보고 직접 작성한 것입니다.

목차

1. 서 론
Network-on-Chip(NoC)이란 무엇인가.


2. 본 론
Network-on-Chip(NoC)에서 사용되는 Topology
1) fat tree
2) Xpipes
3) Collective Communications(CCs)에서 사용되는 1-port 그리고 all-port ring
4) Collective Communications(CCs)에서 사용되는 all-port Octagon network
5) Spidergon과 (m*n) 2D mesh
6) 그 외의 Topology에 대한 간략한 소개


3. 결 론

본문내용

Network-on-Chip(NoC)은 나노크기의 상황에서 통신에 대한 도전(long signal propagation delays, infeasibility of synchronous communication)
들을 해결하기 위한 방법으로써 제안되었다. 임베디드 시스템의 복잡함과 현대 실리콘 기술의 역량이 점차 증가함에 따라, System-on-Chip(SoC)으로 알려져 있는 단일 칩 위에 채워진, 여러 프로세서들로 구성된 혼성구조의 방향으로 향하는 경향이 있다. 순식간에, 애플리케이션의 증가하는 부분이 더 크고 복잡해지는 소프트웨어로 채워지고 있기 때문에, 전용 operating system은 애플리케이션 소프트웨어와 하드웨어 플랫폼 사이의 interface layer로써 도입되어져야만 할 것이다. 다른 한편으로, 하드웨어 플랫폼은 다자인 과정의 한 부분으로써 발전되거나 또는 전용 프로세서처럼 애플리케이션 실행의 부분으로 사용되는 reconfigurable platform과 같은 역할을 하게 될 것이다.
나노미터의 범위()에 최소의 장치구조를 갖는 현대의 실리콘 기술은 단일 칩 위에 수 백 개의 집적 프로세서들을 만드는 것을 가능하도록 하였다. 이 초미세 기술에서, on-chip interconnection 구조는 그동안 on-chip communication 기반에 방해가 되어왔던 지연과 전력소비의 주요한 원인이었다. 또한, on-chip communication은 전용 점 대 점 링크와 버스와 같은 shared media를 거쳐 수행되어져 왔다. 그러나 이것은 대형 시스템에서 일반화된 통신을 다루기에는 매우 부적합하다. 따라서 위와 같은 문제에 대한 앞으로의 해법으로 칩 위에서 전용의, 분할된, 그리고 packet-switched된 네트워크 구조를 만들어야만 하는데, 이 모든 것을 가능하게 만드는 것이 바로 Network-on-Chip(NoC)이다.

참고 자료

1. Jan Madsen, Shankar Mahadevan, Kashif Virk, Mercury Gonzalez
『Network-on-Chip Modeling for System level Multiprocessor Simulation』, IEEE, 2003

2. Giovanni De Micheli, Luca Benini
『Networks on Chips』, Morgan Kaufmann Publishers. 2006

3. Marcelo Erigson, Érika Cota, Marcelo Lubaszewski
『Test Scheduling in an Intra-Chip Network With Tree Topology』, South Symposium on Microelectronics

4. Davide Bertozzi and Luca Benini
『Xpipes : A Network-on-Chip Architecture for Gigascale Systems-on-Chip』,
IEEE CIRCUITS AND SYSTEMS MAGAZINE, 2004

5. Jiri Jaros, Milos Ohlidal, Vaclav Dvorak
『Complexity of Collective Communications on NoCs』, IEEE, 2006

6. Luciano Bononi, Nicola Concer
『Simulation and Analysis of Network on Chip Architectures : Ring, Spidergon and 2D Mesh』, IEEE

7. Giuseppe Ascia, Vincenzo Catania, Maurizio Palesi
『Multi-objective Mapping for Mesh-based NoC Architectures』, IEEE

8. Luca Benini
『Application Specific NoC Design』, IEEE

9. Nilanjan Banerjee, Praveen Vellanki and Karam S. Chatha
『A Power and Performance Model for Network-on-Chip Architectures』, IEEE, 2004

10. Gerard Mas, Philippe Martin
『Network-on-Chip: the intelligence is in the wire』, IEEE, 2004

11. Krishnan Srinivasan, Karam S. Chatha
『ISIS : A Genetic Algorithm based Technique for Custom On-Chip
Interconnection Network Synthesis』, IEEE, 2005

12. David A. Sigiienza-Tortosa, Jari Nurmi
『Topology Design for Global Link Optimization in Application Specific Network-on-Chips』, IEEE, 2004

13. L. Benini, D. Bertozzi
『Network-on-chip architectures and design methods』, IEE, 2005

14. Stefano Santi., Bill Lin, Ljupco Kocarev, Gian Mario Maggio, Riccardo Rovattiand Gianluca Setti
『On the Impact of Traffic Statistics on Quality of Service for
Networks on Chip』, IEEE, 2005

15, Marcio Kreutz, Cesar Marcon, Luigi Carro, Ney Calazans and Altamiro A. Susin
『Energy and Latency Evaluation of NoC Topologies』, IEEE, 2005

16. Srhivasan Murali, Luca Benini, Giovanni De Micheli
『Mapping and Physical Planning of Networks-on-Chip rchitectures
with Quality-of-Service Guarantees』, IEEE, 2005

17. Krishnan Srinivasan, Karam S. Chatha
『SAGA: Synthesis Technique for Guaranteed Throughput NoC Architectures』, IEEE, 2005

18. Cristian Grecu, Partha Pande, Baosheng Wang, Andre Ivanov, Res Saleh
『Methodologies and Algorithms for Testing Switch-Based NoC Interconnects』, IEEE, 2005

19. Krishnan Srinivasan, Karam S. Chatha
『A Methodology for Layout Aware Design and Optimization of Custom Network-on-Chip Architectures』, IEEE, 2006
다운로드 맨위로