검색어 입력폼

mdac 설계

저작시기 2006.01 |등록일 2006.12.23 한글파일한글 (hwp) | 20페이지 | 가격 2,000원

소개글

Two-step ADC의 회로도에서 더 간단히 동작하다록 하기위해서 DAC와 뺄셈기를 합친 MDAC(Multipling DAC)를 설계할 수 있다. 지금부터는 MDAC를 설계 해보도록 하겠다.

목차

1. 고속 ADC
1.1 Flash AD
1.2 Two-Step ADC
2. MDAC 개념
2.1 MDAC 회로도
2.2 MDAC 모드
2.3 MDAC 보상 회로 및 유의사항
3. 2bit MDAC 설계
3.1 회로도
3.2 스위치 Subcircuit
3.3 Op-amp
3.4 펄스1, 펄스2
3.5 B0, B1
3.6 출력값 유도
3.7 출력값
4. 2bit MDAC 재설계
4.1 회로도
4.2 스위치1, 스위치2 Subcircuit
4.3 펄스1, 펄스2
4.4 Op-amp
4,5 모드 확이 및 출력값 유도
4.6 Output
5. 4bit MDAC 설계
5.1 4bit MDAC 회로도
5.2 캐패시터의 영향
5.3 gain의 영향
5.4 출력값

본문내용

1. 고속 ADC

우선 MDAC에 들어가기에 앞서 고속 ADC에 대해 알아보겠다.
ADC(Analog-to-Digita Converters)는 아날로그 시그널을 디지털코드로 바꿔주는 것으로 우리는 고속 ADC에 대해 알아 볼 것이다. 고속 ADC에는 Flash ADC, Two-Step ADC, 폴딩 ADC 파이프라인 ADC 등이 있다.

1.1 Flash AD
플래쉬(Flash ADC)는 가장 잘 알려진 ADC중의 하나로 개념적으로 간단하고 실제 가장 빠른 구조를 가진다. 이번 프로젝트에서 8bits Flash ADC를 설계를 하였었고, SSE(Successive Selection Encoder)와 Differential Amplifer Comparator로 구성하여 0.15um 공정을 사용하여 기존의 ADC보다 휠씬 빠른 700pico sec의 스피드를 가진 ADC를 설계할수 있었다.

1.2 Two-Step ADC

1.2.1 정의 및 장∙단점
Two-Step ADC는 빠른 속도와 8비트에서 10비트 수준의 비교적 높은 정확도를 얻기 위해 가장 일반적으로 사용되는 구조이다.


Two-Step ADC와 Flash ADC의 장∙단점
MSB : Most Significant Bit : 최상위 비트 : 이진수 숫자 중에서 제일 큰 자리수
LSB : Least Significant Bit : 최하위 비트 : 이진수 숫자 중에서 마지막 자리수
다운로드 맨위로