검색어 입력폼

[공학]VHDL - MUX, DEMUX, COMPARE, ENCODER, PARITY, DECODER

저작시기 2004.06 |등록일 2006.11.04 한글파일한컴오피스 (hwp) | 4페이지 | 가격 1,000원

소개글

8 to 1MUX, 1 to 8 DEMUX
COMPARE
3_8 ENCODER,
8_3 DECODER
PARITY

6개의 vhdl 소스 코드

컴파일 실행환경

MAXPLUS II

본문내용

Library ieee;
use ieee.std_logic_1164.all;

entity muxp is
port(s : in std_logic_vector(2 downto 0);
I0, I1, I2, I3, I4, I5, I6, I7 : in std_logic;
y : out std_logic);
end muxp;


architecture sample of muxp is
begin
process (s,I0, I1, I2, I3, I4, I5, I6, I7)
begin
case s is
when "000" => y <= I0;
when "001" => y <= I1;
when "010" => y <= I2;
when "011" => y <= I3;
when "100" => y <= I4;
when "101" => y <= I5;
when "110" => y <= I6;
when others => y <= I7;
end case;
end process;
end sample;
다운로드 맨위로