검색어 입력폼

[공학]4 - phase

저작시기 2006.01 |등록일 2006.10.28 파워포인트파일MS 파워포인트 (ppt) | 17페이지 | 가격 1,500원

소개글

phase란 무엇인가?
파형의 종류
실험을 통한 파형의 구현

목차

실험 목적
원리

본문내용

실험 10. 4-Phase clock 발생기
실험 목적 ;

1. 비중첩 클럭펄스를 발생시키기 위해 74139의 사용방법을 익힌다.

 2. 74139를 사용하여 발생된 클럭파형의 이상여부를 확인한다.
실험 10. 4-Phase clock 발생기
원리 ;
  다위상 클럭은 여러 주기 혹은 동일 주기의 클럭신호가 서로 다른 위상으로 중첩 혹은 비중첩으로 구성한다. 특히 다위상클럭은 신호의 발생이 어렵지만 회로를 제어하기 용이한 점에서 디지털 시스템에서 많이 사용된다. 예를 들면 마이크로 프로세서는 보통 ψ1, ψ2로 불리는 비중첩의 2상 클럭을 필요로 한다. 그러나 동시에 두 개의 파형이 양의 레벨로 되는 것을 피해야 하는 주의가 필요하다. 따라서 양의 펄스는 비중첩이 된다고 말한다.
실험 10. 4-Phase clock 발생기
4상 클럭(4-Phase clock) ;
 이 실험에서 4상 클럭은 3종류의 IC를 연결하여 구성한다. 7404 inverter, 7476 JK flip-flop, 74139 2-4 decoder는 앞에서 사용된 소자들이다. 이 세 개의 IC는 4개의 클럭파형 ψ1, ψ2, ψ3, ψ4를 발생시키기 위해 그림 처럼 연결되었다. 각각의 파형은 부의 펄스로 구성되어 있고 주어진 시간에 단지 하나의 부의 펄스 파형만이 발생된다.

실험 10. 4-Phase clock 발생기
위상(Phase) : 시각 0시에 대해 파형의 상대적인 위치

구형파를 디지털 파형으로 사용한다. 다른 파형들과 달리 순간순간 값이 high / low밖에 없기 때문에 신호의 제어가 용이하다.
다운로드 맨위로