검색어 입력폼
평가점수B

[Verilog 구현]Finite Sate Machine 구현

등록일 2006.08.22 워드파일MS 워드 (doc) | 15페이지 | 가격 2,000원

소개글

4 Finite Sate Machine 구현 를 Verilog를 이용하여 구현하고

관련 지식들을 설명한다.

컴파일 실행환경

Verilog / Altera Quartus II /DE 2 Board

본문내용

1. 목차 1
2. FINITE STATE MACHINE 정의 2
2.1. Finite State Machine의 구성 2
2.2. Finite State Machine의 종류 2
3. FINITE STATE MACHINE VERILOG구현 방법 4
3.1. Control Logic이 사용되는 방법 4
3.2. FSM의 Verilog의 일반적인 구조 5
3.3. FSM 에서 Verilog Coding 5
3.4. Verilog FSM 예) 6
3.5. Sequence Detector FSM의 예) 7
4. 실습 8
4.1. 실습 문제 1 8
4.2. 실습 문제 2 9
5. 소스 10
5.1. 연속적인 4개의 1 또는 연속적인 4개의 0의 FSM 10
5.2. Modulo 10 Counter like Circuit 11
2.
다운로드 맨위로