검색어 입력폼

[FPGA]FPGA 7-segment 0~9까지 카운터

저작시기 2006.06 |등록일 2006.06.23 한글파일한글 (hwp) | 4페이지 | 가격 2,000원

소개글

한맥 FPGA 7-segment 0~9 까지 카운터 하는
verilog 코딩 소스 입니다.

목차

없음

본문내용

// 각각의 7-segment에 0~9까지 카운터
module segment(reset, clk, seg_val, com_val);

input reset;
input clk;
output [6:0]seg_val;
output [7:0]com_val;

reg [6:0]seg_val;
reg [3:0]count_val;
assign com_val[7:0] = 8`b00000000;
다운로드 맨위로