검색어 입력폼
평가점수D

[컴퓨터 구조]VHDL을 이용한 alu 32bit 설계

저작시기 2006.06 |등록일 2006.06.21 파일확장자압축파일 (zip) | 7페이지 | 가격 1,500원

소개글

vhdl을 이용하여 ALU 32bit를 설계하였습니다.
구성으로는 레포트 제출용 HWP파일, vhd파일과 컴파일된 파일들, 시뮬레이션파형파일들을 묶어 압축해놓았습니다.
실제로 실행 되는 프로그램입니다.

=============================================================
꼭 보십시오!!

직접 vhdl로 돌리기 원하신다면 MAX2에다가 코딩을 카피하고 저장을 꼭 vhd형식으로 저장합니다.

그리고 assign에서 device로 가서 핀수를 AUTO로 해 주시면 컴파일시 핀수
에러가 나지 않을 것입니다.

목차

1. alu 개요
2. alu 분석
3. alu 코딩
4. alu 실험및 결과 - 입력파형
- 출력파형
- DELAY MATRIX
5. 고찰
6. 참고문헌

파일
<b> 레포트 제출용 HWP
vhd 저장파일
컴파일된 파일
시뮬레이션 파일</b>

본문내용

32bit alu로서 각각 a,b에 32비트의 입력 포트가 있고, 원하는 명령을 하기 위해 inst 4bit로 설계하였고, 출력포트에는 y와 carry로 설계하였다.

*코딩
library ieee; --필요 라이브러리 참조
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;

-- entity
entity ALU is
port( a, b: in std_logic_vector(31 downto 0); -- 입력포트 a,b 선언(32 bit)
inst : in std_logic_vector(3 downto 0); -- 입력포트 inst선언(4 bit)
y: out std_logic_vector(31 downto 0); -- 출력포트 y 선언(32 bit)
carry: out std_logic); -- 출력포트 carry 선언
end ALU;

--modeling
다운로드 맨위로