검색어 입력폼
평가점수A

[디지털 논리설계 ]레지스터의 구성

저작시기 2006.04 |등록일 2006.05.12 한글파일한컴오피스 (hwp) | 10페이지 | 가격 1,000원

소개글

D플립플롭을 직렬로 연결하여 시프트레지스터를 구성하고 그 동작을 확인하며, 병렬로 연결하여 일반 레지스터를 구성하고 병렬 로드 동작을 확인한다

목차

1. 실험목적
2. 관련이론

본문내용

1. 실험목적
1.1. D플립플롭을 직렬로 연결하여 시프트레지스터를 구성하고 그 동작을 확인하며, 병렬로 연결하여 일반 레지스터를 구성하고 병렬 로드 동작을 확인한다

2. 관련이론
2.1. 레지스터(register)란
2.1.1. 기차를 타기 위하여 대기하고, 타고 가던 기차에서 내릴 수 있는 역과 같은 기능을 수행한다. 컴퓨터 내부에서도 이와 유사한 원리로 데이터가 이동한다. 즉, 어떤 회로에서 연산된 데이터는 다음 회로로 이동하여야 그 곳에서 다시 연산된다. 이를 위하여 데이터가 이동될 수 있도록 그림에서 벨트와 같은 역할은 도체가 수행한다.

2.1.2. 또한, 연산된 데이터가 이동될 때까지 대기하고, 이동된 내용이 연산될 때까지 대기시키는 역할을 수행하는 곳을 레지스터라 한다. 그러므로 레지스터는 기억 기능을 수행하여야 하기 때문에 플립플롭 회로를 사용하여 만들며, 여기에 기억된 데이터는 지시 신호에 의하여 이동한다

1.1. D 플립플롭
1.1.1. S-R 플립플롭의 문제
1.1.1.1. 불확정조건
1.1.1.1.1. NOR S-R: 11 불허용
1.1.1.1.2. NAND S-R : 00 불허용
1.1.1.2. 입력을 하나로 변화
1.1.1.3. 동기화 플립플롭
1.1.1.4. Enable

1.2. Edge-Triggered
1.2.1. 클럭 Edge에서 변화하여 래치글리치제거
1.2.2. Rising Edge-Triggered, Falling Edge-Triggered
다운로드 맨위로