검색어 입력폼

[임베디드]VHDL 기본 실습-표현방식, 객체, 연산자

저작시기 2006.03 | 등록일 2006.03.30 한글파일 한컴오피스 (hwp) | 14페이지 | 가격 1,000원

목차

1.1 실습 목적
1.2 실습에 앞서 습득해야 할 사전 지식
1.3 실습을 위한 준비
1.4 실 습 내 용
실습 1.4.1 : VHDL을 이용한 2입력 or 게이트 설계
실습 1.4.2 : 자료흐름적 표현과 동작적 표현방법을 이용한
실습 1.4.3 : signal을 이용한 조합논리 설계
실습 1.4.4 : process문과 variable을 이용한 3입력 AND 게이트 설계
실습 1.4.5 : VHDL 연산자를 이용한 4비트 ADDER 설계
1.5 결론 및 토의사항

본문내용

1.1 실습 목적
① VHDL의 기초 문법들을 배우고, VHDL을 이용한 디지털 논리회로의 기본적인 설계방식을 배운다.
② VHDL의 표현방식에 대하여 이해한다.
③ VHDL의 객체에 대하여 이해한다.
④ VHDL의 연산자에 대하여 이해한다.

1.2 실습에 앞서 습득해야 할 사전 지식
① MAX-Plus II 설치와 사용법에 대한 이해
② PLD(Programmable Logic Device)에 대한 이해
③ VHDL의 특징 이해
④ C 또는 Java와 같은 프로그래밍 언어에 대한 기본적인 개념 이해

1.3 실습을 위한 준비
① Altera사의 VHDL 개발 SW : MAX-Plus II의 다운로드 및 설치
② 교재 : 디지털 시스템 설계를 위한 VHDL 기본과 활용

1.4 실 습 내 용
실습 1.4.1 : VHDL을 이용한 2입력 or 게이트 설계
① 2입력 OR 게이트의 entity 이름과 architecture 이름을 각각 or2와 sample로 붙인다.
② entity 선언에서 entity or2의 입출력 port 신호를 정의한다.
③ 입출력신호선 a, b의 mode는 in, 자료형은 bit로 두고, 출력선 y의 mode는 out, 자료형은 bit로 각각 둔다.
④ architecture body에서는 entity or2의 회로내용, 즉 y <= a or b를 기술한다.
※ 위의 조건을 만족하는 2입력 or 게이트를 VHDL을 이용하여 설계하고 시뮬레이션 하여라.

참고 자료

VHDL 기본과 활용 (디지털시스템설계를 위한)
지은이 박세현 지음
출판사 그린
다운로드 맨위로