검색어 입력폼
평가점수A

[회로실험] 논리게이트를 이용한 가, 감산기 설계

저작시기 2005.04 |등록일 2005.06.30 워드파일MS 워드 (doc) | 11페이지 | 가격 1,000원

소개글

4BIT 가, 감산기를 설계하고 MULTISIM을 이용하여 그결과를 구현하는 실험입니다. 논리게이트의 기본특성과 가, 감산기의 원리도 적었습니다.

목차

· Introdution
· Materials & Methods

본문내용

• Introdution
- 실험목적
논리 회로 설계에 사용하는 Function Generator, Word Generator, Logic Analyzer, Logic Converter 등의 계측기의 사용법을 익히는 것이 이번 실험의 목적이다. Multisim program의 사용법 숙지 및 Simulation을 이용한 논리 회로의 작동 여부 확인하게 된다.
④ 4 bit 가, 감산기
전자계산기에서는 감산기로 감산을 하기보다는 가산기를 이용하여 감산을 하는 경우가 많다. 이 경우 1의 보수를 이용하는 방법과 2의 보수를 이용하는 방법이 있다.
- 1의 보수를 이용하는 방법은 피감수를 인버터를 거쳐 1의 보수를 취하고 최상위수로 부터 자리올림을 최하위수의 덧셈에 자리올림으로 사용하면 간단히 실현된다.
- 2의 보수를 이용하는 방법은 XOR 게이트의 공통입력 SUB에 0을 가하면 XOR 게이트의 출력이 바뀌지 않고 최하위수의 자리올림도 0이 되므로 그대로 덧셈을 한 것이 된다. 한편 SUB에 1을 가하여 1의 보수를 구하고, 그 공통입력 1을 최 하위수의 자리올림으로 인가하면 2의 보수를 더하여, 뺄셈을 한 것이 된다. 이 것은 XOR 게이트의 기본 성질을 이용한 것이다.

참고 자료

-Ronald J. TOCCI, neal S. widmer, and Gregory L. Moss, DIGITAL SYSTEMS
다운로드 맨위로