검색어 입력폼

연산 증폭기의 특성

저작시기 2004.05 |등록일 2005.06.25 한글파일한컴오피스 (hwp) | 9페이지 | 가격 500원

목차

실험 목적
이 론
입력단
둘째 단 및 셋째 단
출력단
보상 캐패시터
능동부하
입력 바이어스 전류
입력 오프셋전류
입력 오프셋 전압
슬루율
대역폭
대역폭과 진폭의 상관관계
실험 장비 및 재료
실험 과정

본문내용

실험 목적

(1) 입력 바이어스 전류에 대한 테이터를 얻는다.
(2) 출력 오프셋 전압을 측정하고,0으로 한다.
(3) 741연산 증폭기의 슬루율(slew rate)을 계산한다.
(4) 전력 대역폭의 효과를 관찰한다.

이 론
그림 28-1은 741연산 증폭기의 간략화된 회로도 이다.

입력단

과 는 차동 증폭기이다. 이 차동 증폭기는 실험 25에서 설명한 바와 같이 , 정 전류 원으로 동작하는 에 의해 바이어스 된다. 이 차동 증폭기는 과 가 포함된 능동부 하(active load)를 구동 시킨다. 입력 신호 은 증폭되어 의 베이스에 인가 된다.
다운로드 맨위로