검색어 입력폼
평가점수A

[전자전기실험] 전자전기실험 예비보고서 모음

저작시기 2004.09 |등록일 2005.06.06 파일확장자압축파일 (zip) | 7페이지 | 가격 1,000원

소개글

중앙대 전자전기공학부 전자전기실험(4) 예비보고서 모음입니다. 필요하신 분께 많은 도움 되길 바랍니다.

목차

실험2. 연산 증폭기(OP AMP) 기초실험
실험3. 연산 증폭기(OP AMP) 응용실험
실험4. TTL 특성 및 응용실험
실험5. CMOS 특성 및 응용실험
실험6. 신호발생기 (고주파 발진기)
실험7. 능동필터
실험8. 스테핑 모터 구동 회로
실험9. DC서보모터
실험10. 온도센서 회로
실험11. AM&FM 변복조

본문내용

1. 이론적 배경
(1) 전압 폴로워(voltage follower)
입력 임피던스가 크다는 성질이 바로 비반전 구성의 장점이다. 이 성질을 이용함으로써 이 회로를 높은 임피던스의 신호 전원을 낮은 부하 임피던스에 결합시키기 위한 완충 증폭기로서 사용할 수 있을 것이다. 완충증폭기는 전압 이득을 얻기 위해서 사용되는 것이 아니고, 오히려 주로 임피던스 변환기나 전력 증폭기로 사용된다. 비반전 증폭기에서 로 놓으면 단위-이득 증폭기(unity-gain amplifier)가 얻어질 것이다. 출력이 입력을 추적하므로 이 회로를 전압 폴로워(voltage follower)라고 부른다. 연산증폭기가 이상적일 경우, 이 될 것이다. 이 회로는 입력 임피던스가 크고, 출력 임피던스가 매우 작으므로 어떤 입력신호를 부하에 가하기 전에 완충시키는 작용을 한다. 전압 이득은 =1이 된다.

(2) 비반전증폭기(non-inverting amplifier)
연산증폭기가 이상적이라고 하면 연산증폭기의 개방-루프이득 이 무한대가 되기 때문에, 그 입력 단자사이의 전압은 무시할 수 있을 정도로 작아야 할 것이다. 특히 출력전압을 라고 하면 정의에 의해 이 되고 반전입력단자의 전압은 가 된다. 이를 가리켜 두 입력단자가 “같은 전위로 따라 다닌다” 또는 “가상 단락 회로”가 존재한다고 말한다. 가상 단락 회로(virtual short circuit)란, 단자 2에 어떤 전압이 걸리더라도 무한대의 이득 로 인하여 단자1에 그 전압이 자동적으로 나타나는 것을 의미한다. 따라서 비반전 입력단자 전압이 와 같아지고 출력전압은 가 되고 정리하면, 가 얻어진다. 루우프 이득 은 폐쇄 루우프 이득에 대한 개방 루우프의 비이므로
루우프 이득 가 된다. 한편 실제에 있어서 비반전 증폭기의 입력 임피던스는 연산 증폭기 자체의 고유 임피던스와 같게 되므로 매우 큰 값이 되어 입력측 회로의 부하효과는 매우 작아진다. 그리고 출력 임피던스는 으로 주어진다.

압축파일 내 파일목록

10장예비.hwp
11장예비.hwp
2장예비.hwp
3장예비.hwp
4장예비.hwp
5장예비.hwp
6장예비.hwp
7장예비.hwp
8장예비.hwp
9장예비.hwp
다운로드 맨위로