검색어 입력폼

가산기

저작시기 2004.11 |등록일 2005.04.08 한글파일한컴오피스 (hwp) | 10페이지 | 가격 1,000원

소개글

깔끔하고 세심하게 잘 정리되어 있는 자료입니다. 전공수업에서 A+을 받은 레포트이니 여기에 여러분의 의견과 자료를 조금씩만 더한다면 원하시는 좋은 결과를 얻으실 수 있을 겁니다.

목차

1. 실험제목

2. Abstract

3. 이론
(1) 반가산기
(2) 전가산기
(3) 10진 가산기

4. Simulation

5. 실험 결과

6. 고찰
(1) 반가산기와 반가산기
(2) 병렬가산기

본문내용

1. 실험제목
☞ 가산기

2. Abstract
☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=0, 0+1=1, 1+0=1, 1+1=10 처음 3개의 연산은 함 디지트로 된 합을 산출한다. 피가수와 가수가 둘 다 1일 때 그 합은 2개의 디지트로 구성된다. 이 때, 두 디지트 중 앞의 디지트를 캐리(carry : 자리 올림수)라고 한다. 피가수와 가수가 여러개의 디지트로 구성되어 있을 때 바로 전의 두 디지트의 합에 의해 생성된 캐리는 현재의 두 디지트에 덧붙여져 3개의 디지트가 더해지게 된다. 이와 같이 세 비트의 덧셈을 집행하는 조합 회로를 전가산기(full adder:FA)라 하고, 캐리를 생각하지 않고 다만 두 비트만을 더하는 조합 회로를 반가산기(half adder : HA)라 한다. 2개의 반가산기를 사용하여 전가산기를 제작할 수 있다.
다운로드 맨위로