검색어 입력폼

[회로실험]회로 간소화 및 Exclusive-OR 회로

저작시기 2004.11 |등록일 2005.04.08 한글파일한컴오피스 (hwp) | 21페이지 | 가격 1,000원

소개글

깔끔하고 세심하게 잘 정리되어 있는 자료입니다. 전공수업에서 A+을 받은 레포트이니 여기에 여러분의 의견과 자료를 조금씩만 더한다면 원하시는 좋은 결과를 얻으실 수 있을 겁니다.

목차

1. 실험제목

2. Abstract

3. 이론
(1) NAND 게이트 논리화 방법
(2) NAND 게이트 논리화 두 번째 방법
(3) NOR 게이트 논리화 방법

4. Simulation

5. 실험 결과

본문내용

2. Abstract

☞ 부울 함수를 실현하는 디지털 논리 게이트의 복잡성은 실현할 함수의 대수적 표현의 복잡도에 직접 관계된다. 부울 함수는 하나의 진리표로 표현되지만 대수적으로는 다양한 형태로 표현할 수 있다. 이 부울 함수를 대수적 방법으로 간단히 하는 것은 이미 알고 있다. 그러나 이는 처리 과정에 있어서, 계속되는 각 단계를 예측하는 일정한 규칙이 있는 것이 아니여서 최소화 절차가 서투르다. 그러나 맵 방법은 부울 함수를 최소화하는 데 간단하고 올바른 절차이다. 이 방법은 진리표를 그림 모양으로 나타낸 것이며 벤 다이어 그램을 확장한 것으로도 볼 수 있다. 이 방법은 'Veich diagram' 또는 '카르노 맵'이라 알려져 있다. Exclusive-OR 회로의 경우(XOR 또는 EOR)는 x, y가 1일 때를 제외하고는 OR와 유사하다.
다운로드 맨위로