검색어 입력폼

verilog Hdl을 이용한 8bit full adder 설계

등록일 2005.01.13 파일확장자압축파일 (alz) | 가격 1,000원

소개글

HDL 언어를 이용하여 학교 숙제등을 하시는 분이
참조하시면 좋은 자료가 될 것 같네요. 제가 했던
설계들을 정리해 놓았습니다.

컴파일 실행환경

verilog로 짠 8bit fulladder & fulladder
를 정리해 놓은 워드 파일입니다. 워드에 있는 소스를 긁어다가 붙이시면 active hdl 및
model sim 등 모든 hdl 지원 프로그램에서
동작합니다.

본문내용

파일을 따로 올리기 싫어서 active hdl로 작업했던
폴더를 알집으로 압축했습니다.
8bit full adder source 및 fulladder source가
포함되어 있고 8bit fulladder의 test bench도
포함되어 있습니다.
다운로드 맨위로