검색어 입력폼
평가점수B

[마이크로 프로세서] ALSU 설계 마이크로 프로세서 프로젝트

저작시기 2004.10 |등록일 2005.01.01 한글파일한컴오피스 (hwp) | 7페이지 | 가격 1,000원

소개글

마이크로 프로세서 과목에서 다루는 ALSU 설계 보고서입니다. 6bit 의 OPCODE 를 사용해 다양한 연산을 모두 구현했습니다. 최고의 보고서라고 확신합니다. Pspice Design file을 같이 올렸으면 좋겠는데 파일을 하나밖에 못올리네요. 보고서 안에 있는 메일 주소로 메일 주시면 피스파이스 자료 보내드리겠습니다.

목차

1. Table
2. Arithmetic Part
3. Logic Part
4. Shift Part
5. Multiplex
6. Selector & Master clock
7. Input Multiplex
8. Timing diagram

본문내용

Operation
F = A+B
F = A+B+1
F = A+B'
F = A+B'+1
F = A
F = A+1
F = A-1
F = A
F = A'
F = A'+1
F = A
F = A+1
F = A∧B
F = A∨B
F = A⊕B
F = A'
F = shr A
F = shl A
F = cir A
F = cil A
F = ashr A
F = ashl A

Function
Addition
Add with carry
Subtract with borrow
Subtraction
Transfer A
Increment A
Decrement A
Transfer A
1's Complement
2's Complement
Transfer A
Increment A
AND
OR
XOR
1's Complement
Logical shift right
Logical shift left
Circular shift right
Circular shift left
Arithmetic shift right
Arithmetic shift left
모두 구현.

7. Input Multiplex
- 이 부분은 산술연산과 논리연산의 결과를 보다 쉽게 알 수 있게 하기위해 입력을 A=1001 , B=0011 로 고정시키기 위한 부분입니다. 산술연산과 논리연산에서는 A,B 값이 고정되어 그 결과를 보다 쉽게 알 수 있으며, 시프트 연산의 경우에는 시프트의 출력을 저장하는 레지스터의 출력이 다시 시프트의 입력으로 연결됨으로써 시프트 연산을 확인 할 수 있도록 한 것입니다.

8. Timing diagram
Select, input carry, 각각의 파트의 출력과 전체 출력인 Q를 모두 하나의 Timing diagram으로 출력했습니다. 각각의 연산부분을 보면 자신에게 할당된 시간 즉 Select에, 지정된 동작을 수행하는 것을 확인 할 수 있습니다. 전체 출력 즉, 레지스터 출력을 보면 각 시간대별로 해당하는 연산의 결과를 출력해주는데, 레지스터이기 때문에 1클럭씩 밀려서 출력된 다는 것도 확인 할 수 있습니다.

참고 자료

모리스 마노, 컴퓨터 시스템 구조
다운로드 맨위로