검색어 입력폼

[전자공학] 가산기

저작시기 2003.09 |등록일 2004.09.06 한글파일한컴오피스 (hwp) | 3페이지 | 가격 1,000원

목차

1. 반가산기
1) 진리표
2) 논리식
3) 회로

2. 전가산기
1) 진리표
2) 논리식
3) 회로

본문내용

1. 가산기
1). 반가산기
2진수의 가산기에서 가장 간단한 산술연산회로에는 반가산기(half adder)와 전가산기(full adder)가 있다.
반가산기란 1비트의 데이터 A, B만을 가산할 수 있는 회로로서 이에 대한 진리치표는 다음과 같다.

이 회로는 하위자리의 자리올림(carry)입력을 받아들일 수 없으므로 가산기의 제일 아랫자리 가산에만 사용할 수 있다. A와 B중 어느 하나가 1일 때 합(sum)은 1, 자리올림(carry)은 0이고, A=1, B=1일 때 합은 0, 자리올림은 1로 된다. 진리치표로부터 회로를 구성하면 합은 Exclusive OR게이트 출력이 되고, 자리올림은 AND게이트 출력이 된다.

참고 자료

없음
다운로드 맨위로