검색어 입력폼
평가점수C

8bit booth multiplier

등록일 2004.08.30 | 최종수정일 2017.03.08 파일확장자압축파일 (zip) | 무료

소개글

연산기의 검증은 완료되었습니다.

컴파일 실행환경

booth algorithm을 응용하여 연속된 1이 있을 경우 빠르게 연산하는 곱셈기의 설계도 입니다.
환경은 Verilog HDL이며, verilogger나 모델심으로 구동합니다. 모듈간의 구분은 파일로 나누었으며, 각각의 instantiation은 top에서 물려 있습니다.

본문내용

베릴로그로 기술된 booth 알고리즘의 8비트 곱셈기 설계

booth algorithm을 응용하여 연속된 1이 있을 경우 빠르게 연산하는 곱셈기의 설계도 입니다.
환경은 Verilog HDL이며, verilogger나 모델심으로 구동합니다. 모듈간의 구분은 파일로 나누었으며, 각각의 instantiation은 top에서 물려 있습니다.

압축파일 내 파일목록

booth_mul_ext.v
booth_mul_op.v
booth_mul_top.v
DFF.V

참고 자료

없음
다운로드 맨위로