검색어 입력폼

[asic] Asic_up down counter

저작시기 2003.11 |등록일 2004.08.18 한글파일한컴오피스 (hwp) | 3페이지 | 가격 300원

목차

1. 이론
2. 코드
3. 파형
4. 검토 및 고찰

본문내용

<up_counter>
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
--entity 선언
entity up_counter is
--clk과 vector를 이용하여 5bit의 c_out을 선언
port(clk : in std_logic;
c_out : out std_logic_vector(4 downto 0));
end up_counter;
-- architecture 선언
architecture a of up_counter is
-- signal을 이용하여 전역변수 k를 선언.
signal k : std_logic_vector(4 downto 0);

begin
-- process문을 이용하여 clk과 k가 변할 때 다음의 문장이 순차적으로 실행되게 함
process(clk , k)
begin

<down_counter>
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

--entity 선언

entity down_counter is

--clk과 vector를 이용하여 5bit의 c_out을 선언
port(clk : in std_logic;
c_out : out std_logic_vector(4 downto 0));
end down_counter;

-- architecture 선언

architecture a of down_counter is

-- signal을 이용하여 전역변수 k를 선언.
signal k : std_logic_vector(4 downto 0);

참고 자료

없음
다운로드 맨위로