검색어 입력폼
평가점수C

[논리회로] 곱셈기와 논리연산장치

저작시기 2003.03 |등록일 2004.07.23 한글파일한컴오피스 (hwp) | 4페이지 | 가격 2,000원

목차

1. 실험 12. 곱셈기와 논리연산장치
2. 이론요약
3. 회로도
4. 실험 부품
5. 실험 절차

본문내용

1. 실험 12. 곱셈기와 논리연산장치

2. 이론요약
(1) 곱셈기
2진수의 곱셈은 10진수에서 행해지는 것과 같은 방법으로 계산된다. 피승수(multiplicand) 는 승수(multiplier)의 각 비트에 의해 곱해지고 계산은 최하위 비트에서 시작한다. 그러한 곱셈은 각각의 부분곱 형태로 이루어지는데, 연속적인 부분곱은 왼쪽으로 한 비트씩 이동되 며, 마지막 곱은 부분곱의 합으로 구할 수 있다. 즉 이진곱셈은 덧셈과 자리이동(shift)의 동작을 반복함으로써 실현되는 것이다. 예를 들어 1011과 1101의 곱셈 과정을 살펴보면 아 래와 같다.

참고 자료

없음
다운로드 맨위로