검색어 입력폼
평가점수C

[논리회로] 실험 4장 SR latch

등록일 2004.07.23 한글파일한컴오피스 (hwp) | 8페이지 | 가격 900원

목차

1. 실험 4장 SR latch
2. 이론
3. 회로도
4. 실험부품
5. 실험 절차
6. 예비보고서
7. 예비결과보고서

본문내용

이번장에서는 순서회로에 대하여 실험한다. 순서회로는 현재의 출력이 현재의 입력뿐만 아니라 과거의 입력 값에 의해서 결정된다. 과거 입력이 기억 장소에 저장되어 현재 출력에 영향을 주 는 값을 상태(state)라고 하기도 한다.


기억장치 요소는 입력신호에 의해 상태가 전환되기 전까지 전원이 회로에 전달되는한 무한하게 2진 상태를 유지 할 수 있다. 여러 형태의 래치와 플립플롭간의 주요한 차이점은 그것이 갖고 있는 입력의 수와 입력이 2진 상태에 영향을 미치게 하는 방법에 있다.

기억장소의 가장 단순한 형태로 래치가 있다. 래치는 이진수 0이나 1을 전원이 꺼지지 않는 한 그 값을 저장하여 출력으로 내보낸다.

SR 래치
● 엇갈린 쌍으로 된 NOR 게이트로 만들어진 회로이다. 이것은 인버터를 간단하게 그림 2의 NOR게이트로 대체하여 만들어진다. 이러한 대체는 래치에 기억된 값이 변화되는 것을 허용 한다.
● 래치는 2개의 입력을 갖는다. S로 표시된 것은 세트(set)를 위한 것이고 R로 표시된 것은 리셋(reset)을 위한 것이다. 그리고 2개의 유용한 상태를 갖는다. 출력 =0이고, =1일 때 래치는 리셋상태이다.

참고 자료

없음
다운로드 맨위로