검색어 입력폼

[VHDL] VHDL(mu0)

등록일 2004.06.03 한글파일한글 (hwp) | 20페이지 | 가격 2,000원

소개글

MU0 소스 및 시뮬레이션
잘 되는 겁니다

목차

< source >
❒ control unit
❒ ALU
❒ IR
❒ PC
❒ ACC
❒ Asel MUX
❒ Bsel MUX
❒ EXFT
❒ TOP
❒ Test bench

< Simulation >
❒ 전체 화면
❒ LDA (data =

본문내용

< source >

❒ control unit
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;


entity cu is
port (reset : in std_logic;
exft_i : in std_logic;
acc15 : in std_logic;
accz : in std_logic;
opcode : in std_logic_vector (3 downto 0);
asel : out std_logic;
bsel : out std_logic;
accce : out std_logic;
pcce : out std_logic;
irce : out std_logic;
accoe : out std_logic;
alufs : out std_logic_vector (2 downto 0);
memrq : out std_logic;
rnw : out std_logic;
exft_o : out std_logic) ;
end cu ;
다운로드 맨위로