검색어 입력폼

[정보통신실습] 4-bit 2진 가감산기 회로 조립 및 측정 작업

등록일 2004.05.26 한글파일한글 (hwp) | 4페이지 | 가격 700원

목차

▶ 작품명
▶ 학습 목표
▶ 이론
▶ 측정작업

본문내용

▶ 작품명 : 4-bit 2진 가감산기 회로 조립 및 측정 작업

▶ 학습 목표
⦁IC 7483 동작을 이해하고 설명할 수 있다.
⦁가산기/감산기를 조립하고 동작할 수 있다.
⦁가/감산기의 동작을 이해하고 설명할 수 있다.

▶ 이론
반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림 1-1에 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder)란 그림 6-3과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci을 더해 합 S와 윗자리로의 자리올림 Co를 출력하는 조합회로이다. 참고로 반가산기, 전가산기란 이름은 반가산기 2개를 사용하여 전가산기를 구성할 수 있다는 점에 착안하여 지어진 이름이다. 그림 1-2는 2개의 반가산기와 1개의 OR 게이트를 사용하여 전가산기를 구현한 회로이다.
다운로드 맨위로