검색어 입력폼

[전자회로실험] 이미터 바이패스 이득과 베타율 측정

등록일 2004.04.10 한글파일한글 (hwp) | 7페이지 | 가격 500원

소개글

측정테이블과, 오차분석, 피스파이스 회로도와 시뮬레이션까지 완벽한 결과 레포트입니다.

목차

1. 보고서 요약

2. 각 실험별 측정결과와 분석
1) NPN 트랜지스터의 값을 측정하기 위한 시험 회로
2) 바이어스 안정화
3) 이미터 바이패스 커패시터와 이득
4) CE 증폭기 임피던스와 전력 측정
5) CE 증폭기에서 입출력 위상 관계

3. 실험최종 분석

본문내용

이번 실험은 NPN 트렌지스터의 전류 이득(β)을 구해보는 실험이다. 전류 이득은 IB의 변화량에 대한 IC의 변화량의 비로 구할 수 있다. 베이스로 흘러 들어가는 전류 IB를 가변 저항기를 이용하여 제어할 수 있도록 회로를 구성하였다. 저항을 조절하여 IB의 값이 10(과정2), 30(과정3), 50μA(과정5)가 되도록 변화를 주었고 이 때 IC의 값을 각각 측정하여 기록하였다. 전류 이득 β는 과정2와3, 과정2와5, 과정3과5에서 변화된 전류 값을 이용하여 계산하고 테이블에 적어주었다. β값은 200.5, 184.75, 170을 얻을 수 있었다.과정에 따라 β값이 약간의 차이를 보이긴 했으나 가변저항기를 미세하게 조정하는데 따른 어려움으로 인한 오차와 회로자체에서의 손실을 감안하면 어느정도 성공적인 결과가 나온 듯 하다.일그러짐 없는 증폭을 얻기 위해서는, 입력 신호가 트랜지스터의 선형 영역에서 동작하도록 베이스가 바이어스되어야 한다. 그렇지 않으면 포화 또는 차단 영역을 가지게 된다. 베이스 회로에 결합된 입력신호 전류는 기준-베이스 전류에 중첩되어 베이스 전류를 증가 또는 감소시킨다. 이때 과정 4와 같이 입력전압의 높여주었을 때 어떤 점에서 트랜지스터의 선형 영역에서 벗어나게 되며 출력은 일그러진다. 과정 5에서도 마찬가지로 입력전압을 너무 낮추어 주면 트랜지스터의 선형 영역에서 벗어나고 출력은 일그러진다.
다운로드 맨위로