검색어 입력폼
평가점수B

[논리회로] 플립플롭, F/F, latch, flip flop,D F/F,T F/F, SR F/F, JK F/F

등록일 2004.03.16 한글파일한글 (hwp) | 13페이지 | 가격 1,500원

소개글

플립플롭에 관한 모든걸 정리해 놓았습니다...^^
A+ 받은 자료입니다. ^^
여러분도 좋은 성적 거두세요..^^

목차

1 래치(latch)
2 플립플롭 개요
3 SR 플립플롭
4 D 플립플롭
5 JK 플립플롭
6 T 플립플롭
7 비동기식 Preset, Clear 단자를 갖는 플립플롭

본문내용

1 래치(latch)
디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 상태값(과거의 입력에 의해 결정됨)에 따라 출력값이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. 플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.
래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 그림 7-1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림 7-2와 같이 NAND 게이트를 사용하여 구성할 수도 있다. 그림에서 각 게이트의 출력이 다른 게이트의 입력쪽으로 되돌아가 연결되는 일종의 피드백(feedback) 경로가 있음에 유의하라.
이제 그림 1-1에 나타낸 래치 회로의 동작을 먼저 분석해 보자. 그림 1-1(a)는 NOR 게이트 2개를 사용해 구성된 래치 회로로서, 입력 S, R과 출력 Q, Q'를 가지고 있다. 그림 1-1(b)는 입력 S와 R의 변화에 따른 출력 Q와 Q' 값의 변화 관계를 시간축상에 나타낸 타이밍도(timing diagram)이다. 회로의 동작을 분석하기 위해 먼저 래치 회로는 초기(시간 t0)에 입력 SR=00, 출력 QQ'=01 값을 가지고 있으며, NOR 게이트의 전달지연시간은 Δt 라고 가정하자. 만일 t1 시간에 S를 0에서 1로 변화시키면 Δt 시간 후에 Q'는 1에서 0으로 변하고, 이 변한 값은 위쪽 NOR 게이트에 영향을 미치게 되어 다시 또 Δt 시간 후에 Q가 1로 변하게 된다.

참고 자료

논리회로
다운로드 맨위로