검색어 입력폼

[ALU] VHDL을 이용한 ALU 설계

등록일 2003.09.20 파일확장자기타파일 (vhd) | 2페이지 | 가격 1,000원

*해당 문서는 미리보기가 지원되지 않습니다.

컴파일 실행환경

없음

본문내용

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity ALU is port (
-- input signal
aluop : in std_logic_vector(4 downto 0);
bitop : in std_logic;
bitpos : in std_logic_vector(2 downto 0);
oprdlmx : in std_logic_vector(7 downto 0);
oprdw : in std_logic_vector(7 downto 0);
cstat : in std_logic;

-- output signal
다운로드 맨위로