검색어 입력폼

[통신실험]통신공학 실험

등록일 2002.11.26 파워포인트파일MS 파워포인트 (ppt) | 16페이지 | 가격 1,500원

소개글

부디 도움이 되시길...

목차

*PLL
PLL블럭선도
PLL회로도
OR Cad Layout
실험결과
고찰

*주파수 체배기
주파수 체배기 회로도
주파수 체배기 Layout
실험 내용

본문내용

PLL (위상동기루프): 송신해온 신호의 위상을 동기시키는 회로

PLL은 신호와 전압제어발진기(VCO)가 발진하는 발진출력의 위상차를 검출해 VCO의 주파수와 위상을 결정하는 회로로 높은 안정도를 갖는 주파수 발진회로를 만들 수 있다.
Clock의 지연을 보상하고 클럭간의 어긋난 위상을
동기시키기위해 디지털 시스템에서 응용됨
PLL : 위상동기루프

① 위상비교기(Phase detector)
기준 주파수와 VCO의 주파수를 입력으로 그 위상 차이를 판별
하고, 그 위상 차이 만큼의 전압을 발생시키는 것
② Low-Pass filter(LPF)
③ VCO
공진 주파수를 가변해서 발진하는 회로
fin 과 fout 의 위상차가 0 ~ 180˚ 까지는 입력되는 주파수가 고정되지만,
최저고정지점(lower lock range)나 최고 고정지점(upper lock range)을 벗어나면 주파수가 고정되지 않음을 알수있었다
다운로드 맨위로