목차

1. 부분적인 전가산기 설계(FPA)
2. 캐리예견가산기 설계(CLA)
3. 설계회로 simulation

본문내용

캐리예견 가산기(carry lookahead adder)는 리플캐리 가산기의 단점인 회로지연을 줄이기 위해 개발되었다. 캐리예견 설계는 고정된 그룹의 가산기 비트에 대한 캐리논리를 2단계 논리로 줄인 리플캐리 설계를 변형해서 얻을 수 있다.

참고 자료

없음